PAT-NO: JP406326210A

DOCUMENT-IDENTIFIER: JP 06326210 A

TITLE: SUB-MOUNT FOR OPTICAL SEMICONDUCTOR

ELEMENT

PUBN-DATE: November 25, 1994

INVENTOR-INFORMATION:

NAME

ISHII, MITSUO

ASSIGNEE-INFORMATION:

NAME COUNTRY MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP05111466

APPL-DATE: May 13, 1993

INT-CL (IPC): H01L023/12, H01L021/52, H01L033/00,

H01S003/18

ABSTRACT:

PURPOSE: To prevent die bonded solder from coming into contact with a junction exposed to a chip side especially when assembling J/D required for low temperature characteristics.

CONSTITUTION: Barrier layers 7a and 7b are formed on both surfaces of a sub-mount board 10. Furthermore, an AuSn eutectic solder layer 8 is partially formed on the barrier layer 7b where an AuSn eutectic solder layer 9 is installed to the whole surface of the barrier layer 7b. This construction makes it possible to inhibit the amount of solder which

swells out to a chip side to a satisfactory extent, thereby providing a high reliability laser element which reduces an initial failure attributable to soldering short to a junction and which is virtually immune to the effect of solder in an environmental test.

COPYRIGHT: (C) 1994, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号

特開平6-326210

(43)公開日 平成6年(1994)11月25日

(51) Int.CL*	識別記号	庁内整理番号	FI	技術表示箇所
H01L 23/1	2			
21/5	32 A	7376-4M		
33/0	00 N	7376-4M		
			H01L 23/12	F
				1

審査請求 未請求 請求項の数4 OL (全 4 頁) 最終頁に続く

(21)出願書号

特願平5-111466

(71)出職人 000006013

三菱電機株式会社

(22)出順日 平成5年(1993)5月13日

東京都千代田区丸の内二丁目2番3号

(72)発明者 石井 光男

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(74)代理人 弁理士 早瀬 憲一


(54) 【発明の名称】 光半導体素子用サプマウント

(57)【要約】

【目的】 特に低熱特性に必要なJ/D組立の際、ダイボンドした半田がチップサイドに露出したジャンクションに接触する事を防止する。

【構成】 サブマウント基体10の両面にバリヤ層7 a,7bを形成し、さらにバリヤ層7a上に部分的にAuSn共晶半田層8を形成し、バリヤ層7b上に全面にAuSn共晶半田層9を設ける。

【効果】 チップサイドにはみ出す半田量を十分抑える 事ができ、ジャンクションへの半田ショートによる初期 不良の低減及び環境試験に於いて半田による影響を殆ど 受けることのない信頼性の高いレーザ素子が得られる。



1

【特許請求の範囲】

【請求項1】 光半導体素子のチップを放熱用金属ブロ ックに接着する際に上記チップと金属ブロックとの間に 介在させて用いられる光半導体素子用サブマウントにお いて、

サブマウント基体と、

上記サブマウント基体の両側に形成されたバリヤ層と、 上記一方のバリヤ層表面に形成され、上記チップのサイ ズよりも小さい面積を有する共晶半田層と、

とからなることを特徴とする光半導体素子用サブマウン

【請求項2】 請求項1記載の光半導体素子用サブマウ ントにおいて、

上記バリヤ層の最表面層はAuであり、

上記共晶半田層はAuSn層からなり、そのSn層が上 記バリヤ層と接触することを特徴とする光半導体素子用 サブマウント。

【請求項3】 請求項1記載の光半導体素子用サブマウ ントにおいて、

上記AuSn層からなる共晶半田層のSnに高純度なも のを用いることを特徴とする光半導体素子用サブマウン

【請求項4】 請求項1記載の光半導体素子用サブマウ ントにおいて、

上記チップは上記サブマウント基板近傍に発光点を有す るジャンクションダウン構造を有するものであることを 特徴とする光半導体素子用サブマウント。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、光半導体素子の実装 に使用する光半導体素子用サブマウントに関するもので ある。

[0002]

【従来の技術】図3は従来の半導体レーザ素子のダイボ ンドしたサブマウントの断面図である。図において、1 はレーザチップ、2はレーザチップ1の接着面に設けら れた表面メタライズ、3はレーザチップ1のレーザ光の 発せられる発光点、4は上記レーザチップ1を実装する ためのサブマウント、5は上記サブマウント4を搭載す 40 る金属ブロック、6は上記レーザチップ1をサブマウン ト4に接着するための半田である。

【0003】次に組立方法について説明する。図3にお いて、レーザチップ1はレーザチップの表面メタライズ 2の上に図示しない接着用の半田メタライズを有してお り、レーザの組立では、一般的に放熱の良い金属ブロッ ク5にサブマウント4を介して半田6を用いてチップ1 が接着される。さらにODD(光磁気ディスクドライ バ)やプリンタに使用する場合には、低熱抵抗や低熱特

組立てを行なうJ/D (ジャンクションダウン) 組立が 必要不可欠である。この場合、ダイボンド中の半田6が チップ1とサブマウント4との間で溶融し、チップ1の 周辺部まで広がって最終的に固着するが、発光点3が接 着面 (ダイボンド面) から約数 μ mの位置にあるため、 固着した半田6がチップ1のサイドに露出したP-Nジ ャンクションに接触することがある。

[0004]

【発明が解決しようとする課題】従来の光半導体素子用 上記他方のバリヤ層の表面全面に形成された共晶半田層 10 サブマウントは以上のように構成されているので、ダイ ボンドの際にサブマウントの表面にはみ出した半田が発 光点近傍のチップサイドに露出したジャンクション部に 接触し、初期ショート不良となって歩留低下が発生した り、また初期不良となることを避けられたとしてもユー ザの使用中に、マイクロ放電現象によって半田がジャン クション部に間欠的に接触するショート不具合となるこ とがあるという問題点があった。

> 【0005】この発明は上記のような問題点を解消する ためになされたもので、ダイボンド時の半田が、チップ 20 サイドに露出したジャンクション部に接触してショート 不良となるのを防止し、歩留が高く、かつ耐環境性試験 においても特性変動が少なく、信頼性の高い半導体レー ザ素子を得ることができる光半導体素子用サブマウント を提供することを目的とする。

[0006]

【課題を解決するための手段】この発明に係る光半導体 素子用サブマウントは、サブマウント基体の両面にバリ ヤ層を設け、一方のバリヤ層の上にチップサイズより若 干小さいの共晶半田層を設け、他方のバリヤ層の全面に 30 共晶半田層を設けたものである。

[0007]

【作用】この発明においては、サブマウントのレーザチ ップと接触する側に形成された共晶半田がチップサイズ 相当の大きさに限定されて形成されているために、ダイ ボンドした際の半田がチップサイドに大きくはみ出して ジャンクション部に接触することが抑制されるととも に、はみ出したとしても共晶半田により形成されている ため、バリヤ層と十分に馴染んで、表面状態の良好な半 田フィレットが形成され、ジャンクション部と接触する ことは殆どなくなる。

[8000]

【実施例】実施例1.以下、この発明の実施例による光 半導体素子用サブマウントを図について説明する。 図1 において、40はシリコン、又はシリコンカーバイト、 又は窒化アルミニウムより構成されたサブマウントを示 し、該サブマウント40を構成するサブマウント基体1 0の両面にそれぞれ、第1層Ti層71,第2層Ni層 又はPt層72,第3層Au層73よりなるバリヤメタ ル7a, 7bが形成され、さらに一方のバリヤメタル7 性を得るために、発光点3をサブマウント4に近づけて 50 aの表面にレーザチップ1のサイズに相当する大きさの

AuSn半田層 (Sn wt%=20~40%) 8が設 けられ、他方のバリヤメタル7bの表面にAuSn半田 層9が形成されている。また、図2は上記サブマウント 40を用いてレーザチップをダイボンドしたときの様子 を示す断面図であり、図3と同一符号は同一または相当 部分を示す。

【0009】次に作用、効果について説明する。サブマ ウント基体10のバリヤメタル7aが形成された面には レーザチップ1のサイズに相当するAuSn半田層8が 蒸着乂はスパッタにより形成され、サブマウント基体1 10 【図面の簡単な説明】 0のバリヤメタル7bが形成された面には全面にAuS n半田層9が蒸着又はスパッタにより形成されている。 この場合、Snの純度が6N(99.9999%)以上 のものを使用することで、ダイボンド時の半田溶融にお いて、下地のバリヤ層7aの最表面層であるAu層73 と十分に馴染むようになり、表面形状が滑らかなAuS n共晶半田層が形成されるようになる。このようなサブ マウント40を用いて図2に示すように、J/D (ジャ ンクションダウン)組立を行なった場合、レーザチップ 1のサイドへはみ出す半田8は十分に抑えられ、はみ出 20 した場合においても、ジャンクション部への半田ショー トは殆どなくなる。また、ヒートサイクル、高温保存等 の環境試験においても、レーザの特性変動の少ない信頼 性の高いレーザ装置が得られる。

[0010]

【発明の効果】以上のように、この発明に係る光半導体 素子用サブマウントによれば、サブマウント基体の両面 にバリヤ層を設け、さらにその上に前記基体の主面側に

レーザチップのサイズ相当の大きさの共晶半田層を設 け、かつ上記基体の裏面側全面に共晶半田層を形成した ので、ダイボンドの際にチップサイドにはみ出す半田の 量を十分に抑制でき、チップサイドへ露出したジャンク ション部への半田ショートを十分に抑えて歩留を向上さ せることができるとともに、ヒートサイクル、高温保存 等の環境試験においても、半田の影響を殆ど受けず、特 性変動の少ない信頼性の高い半導体レーザ素子が得られ るという効果がある。

【図1】この発明の実施例による光半導体素子用サブマ ウントの断面図。


【図2】上記サブマウントを用いて半導体レーザ素子を 実装した場合の装置断面図。

【図3】 従来の半導体レーザ素子をダイボンドしたとき の様子を示す装置断面図。


【符号の説明】

- 1 レーザチップ
- 2 表面メタライズ
- 3 発光点
 - 4 サブマウント
 - 5 金属ブロック
 - 7a バリヤメタル
 - 7b バリヤメタル
 - 8 部分AuSn半田層
 - 9 全面AuSn半田層
 - 10 サブマウント基体

【図1】



【図2】



1: レーザチップ

7a,7b: パリヤメタル

2: 表面メタライズ

8:AuSn 李田譽(部分)


3:発光点

9 : AuSn 中田僧 (全面) 10・サブマウント基板

5:全場プロック

40:サブマウント





フロントページの続き

(51) Int. Cl.⁵ H01S 3/18 識別記号 庁内整理番号 FI

技術表示箇所